應屆畢業生
碩士
最近更新
529人關注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
崗位職責：
1)負責Altera、Xilinx、復旦微等平臺FPGA軟件基礎構架設計、開發和升級維護工作；
2)負責模塊間的聯調測試、配合嵌入式工程師完成完成產品的軟件集成與測試；
3)負責各種設計文檔、接口文檔及仿真測試文檔的編寫；
4)負責與總體單位的技術溝通。
任職要求：
1)軟件工程、電子、通信、自動化、計算機等相關專業；
2)碩士學歷，具有5年以上FPGA或者ASIC開發經驗，或本科學歷，具有十年以上FPGA開發經驗，具有北斗、導航領域邏輯開發經驗優先；
3)精通Verilog/VHDL語言、RTL設計，有大規模邏輯時序約束設計經驗，能讀懂電路原理圖；
4)熟練使用Quartus ii /ISE-Vivado/Modelsim/synplify等EDA工具，有RGMII、SGMII網絡接口PHY芯片開發經驗，熟悉網絡協議棧開發；
5)熟悉使用邏輯分析儀、示波器、頻譜儀和信號發生器等調試工具。
注：聯系我時，請說是在海淀人才網上看到的。
工作地點
地址：北京大興區北京亦莊經濟技術開發區西環南路26號院嘉捷科技園22號樓
求職提示：用人單位發布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業證等），均涉嫌違法，請求職者務必提高警惕。
