久久精品久久久_综合激情视频_一区精品视频_草操视频_成人免费网站_av在线播放资源_久久新视频

職位描述：
技能要求：
vhdl，verilog hdl，matlab軟件熟練，xilinx，altera fpga，ad/da
職責描述：
1.負責以雷達類項目為主的信號處理fpga總體設計及軟硬件開發工作。
2.負責相關雷達項目的開發階段fpga設計文檔的撰寫，包括設計文檔、接口文檔及仿真測試文檔的編寫。
3.負責fpga的邏輯綜合、實現及時序分析，完成各測試階段中fpga方面的測試和技術支持。
4.負責高速、大帶寬ad/da，rapidio、ddr2/ddr3、spi、i2c、uart等接口設計，以及fpga與dsp間實時通信，具備雷達信號處理系統聯調聯試能力。
5.進行fpga關鍵算法的模塊拆分及實現優化，完成雷達算法在fpga內實現。
任職要求：
教育背景：
信號處理或電子、通信等相關專業碩士或以上學位
工作經驗：
1.兩年以上fpga設計開發工作經驗；
2.雷達系統信號處理相關項目經驗。
知識/技能：
1.掌握vhdl或verilog hdl語言，具有較好的編碼能力；
2.熟悉xilinx或altera fpga開發流程，熟悉modelsim、ise、vivado、quartusii等開發工具；熟練使用示波器、頻譜儀和信號發生器等調試工具；
3.熟練使用matlab軟件進行上/下變頻、濾波、抽取、脈壓等雷達信號預處理算法及仿真；
4.掌握常用高速接口ad/da，rapidio、ddr2/ddr3、peci等；
5.對xilinx和altera的 fpga芯片具有較深刻的認識、理解芯片結構，熟悉芯片應用技巧；
6.良好的英語水平，可以熟練閱讀英文資料。
素質要求：
1.具備超強的學習能力和邏輯思維能力，具有較強的分析能力，具有研究和創新能力；
2.細致、穩重、嚴謹、扎實，具有良好的職業素養；
3.具有良好的表達溝通能力和文檔書寫能力；
4.有良好協作意識和團隊合作精神，